Много-много лет назад автору пришлось разрабатывать адаптер для телетайпа. Адаптер предназначался для интеграции в PC и был построен на современнейшей тогда i8250. Особенность же заключалась в том, что обмен производится пятибитными словами и один из наборов для кодировки русского алфавита не использовал кодовые страницы, а содержал только символ пробела и большие буквы, исключая твердый знак и букву Ё. Вот для проверки канала и использовалась панграмма, начинающася словами, приведенными в заголовке статьи, и содержащая все символы используемого алфавита. Кому интересно - найдет в Сети полный текст панграммы, а также множество подробностей об истории появления сокращений типа ТЧК и ЗПТ, ну а мы вернемся к нашим баранам перейдем к основному предмету сегодняшнего обсуждения - микросхеме 1801ВП1-065.
Микросхема 1801ВП1-065 представляет собой универсальный последовательный асинхронный приемо-передатчик. Подключается к шине МПИ и, как банально следует из названия, обеспечивает прием и передачу данных по последовательному каналу. Фотографии высокого разрешения кристалла выполнены уже автором, но размещены на любезно предоставленном BarsMonster хостинге, за что ему отдельное спасибо.
Фотоснимок половинного разрешения (~70МБ) (зеркало на zeptobars.ru)
Фотоснимок высокого разрешения (~200МБ) (зеркало на zeptobars.ru)
Микросхема 1801ВП1-065 разрабатывалась на основе предыдущей версии последовательного приемопередатчика - микросхеме 1801ВП1-035. В ходе изучения топологии и схемотехники выяснилось, что внесенные изменения являются минимальными. На 1801ВП1-035 в Сети доступна полная документация. поэтому подробно опишем только собственно изменения:
- вывод 31 микросхемы 1801ВП1-065 является выходом готовности приемника nRR, на нем появляется низкий уровень когда буферный регистр данных приемника готов к приему новых данных (то есть, предыдущие принятые данные были из регистра прочитаны). У микросхемы 1801ВП1-035 вывод 31 являлся выходом признака обнаружения условия break на приемной линии
- признак обнаружения условия break на приемной линии теперь отображается в младшем бите регистра состояния приемника. Этот бит не сбрасывается чтением регистра данных приемника, в отличие от остальных битов регистра состояния. Сброс бита признака break происходит по сигналу INIT или при прекращении условия break (линия принимаемых данных переходит в неактивное состояние)
- вывод 8 микросхемы 1801ВП1-065 стал выходом с открытым коллектором nSEL. На данном выходе появляется низкий уровень в циклах обращения к внутренним регистрам, а также в циклах подтверждения активного прерывания. У микросхемы 1801ВП1-035 вывод 8 является входом и служит для выбора длины слова данных (включает режим 5-битного слова)
- слово данных длиной 5 бит микросхемой 1801ВП1-065 не поддерживается, возможно использование только 7 и 8-битных слов (хотя на топологии практически полностью сохранена схемотехника для поддержки и 5-битных слов)
Настройка режима работы приемопередатчика 1801ВП1-065 осуществляется подачей требуемых значений на внешние выводы микросхемы (после изменения конфигурации желательна подача сигнала INIT):
- вход 7, NB0 - "0" - 7 бит данных в слове, "1" - 8 бит данных в слове
- вход 30, NP - "0" - формировать и проверять четность, "1" - не использовать бит четности
- вход 32, PEV - "0" - контроль по нечетности (общее число единичных битов в слове будет нечетным), "1" - контроль по четности - входы 6:3, FR[3:0] - выбор делителя скорости обмена, при тактовой частоте 9216 кГц скорости обмена будут следующими:
- 0000 - 100 Бод
- 0001 - 150 Бод
- 0010 - 200 Бод
- 0011 - 300 Бод
- 0100 - 400 Бод
- 0101 - 600 Бод
- 0110 - 1200 Бод
- 0111 - 2400 Бод
- 1000 - 4800 Бод
- 1001 - 9600 Бод
- 1010 - 19200 Бод
- 1011 - 38400 Бод
- 1100 - 115200 Бод
- 1101 - остановлено
- 1110 - остановлено
- 1111 - остановлено - входы 24:23, ACL[1:0] - выбор базового адреса и значений векторов прерывания:
- 00 177560 приемник 060/передатчик 064
- 01 176560 приемник 360/передатчик 364
- 10 176570 приемник 370/передатчик 374
- 11 сигнал BS приемник xx0/передатчик xx4 (разряды вектора (кроме AD0, AD1. AD2, AD12, AD15) должны формироваться внешней схемой) - всегда передаются 2 стоп-бита, при приеме выполняется проверка только одного стоп-бита. Принятые данные переписываются в буферный регистр и снимается готовность приемника по окончании интервала первого стоп-бита. Поэтому для надежного приема данных микросхемой 1801ВП1-065 удаленная сторона также должна передавать 2 стоп-бита
Микросхема 1801ВП1-065, несмотря на кажущуюся простоту выполняемых функций, является довольно сложной - использовано более двух третей ресурсов БМК - 434 логических ячейки и около 800 логических связей.
Из обнаруженных незначительных особенностей - в течение первых четыре периодов тактовой частоты вместо старт-бита передается значение младшего разряда сдвигового регистра. Обычно там содержится нулевое значение (после передачи предыдущего символа), однако при включении питания там может быть мусор и стартовый бит первого передаваемого символа может быть незначительно укорочен (на четыре такта входной частоты). Также очень странно работает вход готовности удаленного приемника, при обнаружении высокого уровня на данном входе немедленно деактивируется выход передатчика, разрушая передаваемые данные, если в этот момент была активна передача. Алгоритмы помехоустойчивого приема (с передискретизацией и мажоритарной схемой) в 1801ВП1-065 не применяются. На кристалле есть графика, выполненная в слое металлизации, и представляющая собой слово "SART".
Традиционно схема 1801ВП1-065 находится в приложении.
Полный архив материалов (схема и топология в формате пикада, а также SprintLayout, плюс полный проект Quartus с исходниками на автоматически сгенерированном Verilog) можно взять тут. (зеркало на zeptobars.ru)
 | | |
| | |
| | |
